68000 series hardware memo その2

BGACK 関連

BR->BG->BGACK を使う3線方式と、 BR->BG を使う2線方式が初代68000から使用可能。単純に3線方式利用不可能となっただけだった。

Bus Request と HALT

共にバスが止められるので DMA コントローラを動かすことが出来る。バスが止まったときに HiZ になる端子は下記である。

• A23:0, D15:0
• AS, UDS, LDS, RW
• VMA
• FC2:0

BR 端子, HALT 端子入力の意味の違いは BR はバスをとめるんだが、 HALT + BERR でバスを止めた後に、bus error 例外をだしたりメモリアクセスの再発行ができるところが違う模様。

この HALT 端子は BERR 端子や RESET 端子のオプションのような扱いになっているので単純に HALT を L にしたときのデータシートの記載がない。 HALT だけを L にしてバスを止めるような改造方法があったんだけどいいのかこれ。

本物のCPUは違う

TG68 はかなりお手軽実装になってるので、HDLデザインではとりあえずで動いてた点が多かったことに気づかされた。自分はまだまだですね。