SDRAM 接続メモ

  • memory control signal
    • dqm[1] = ube
    • dqm[0] = a0
    • dq[15:0] = ad[15:0] (メモリコントローラのインタフェースは ad から d だけにして、入力出力も別ける)
  • refresh
    • 64ms/4096times, 18.176ms/1163times
    • on 64MHz, 6 clock/ 1 refresh, 6978 clock.
    • 1line 0x1000(4096) clock. reresh needs 1.7 scanline times.
  • burst count is 2
    • memory wait は 16bit, 32bit(16bit より1clock遅い) を用意
    • CPU からの read は 16bit ready. write は 1回書いて burst stop.
    • video controller からは read のみで 32bit 使用する。(tilemap, tilechar, spritechar は全て 32bit として使用)