VHDL

VHDL の勉強をさせてもらって、非常に恵まれた環境だと思っているんだが、VHDL のよさがわからない。なんでまだこんなものが生き残っているのだろうか...

• 型が厳格なのはいいが、どうでもいい型なんて捨ててくれ
• 型が厳格なのはいいが、プリプロセッサが頑固すぎ (`include も `ifdef もつかえない)
• 全体的に文字を書かせすぎ。なんで毎度 downto とか書かねばならぬのか。
• 16進数定数を表現すると1桁4bit固定で、4以外の倍数幅に代入がまともにできない
• 演算子が C ベースではない。比較演算子の =, /= はなんとかならんかな。 if (nanrata == "") then でエラーがでてびっくりした。

とはいえ、VHDL が好きな人は Verilog のよさがわかんないのだろう。お互い様!